This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

9710275

Basic Patent (No, Kind, Date): JP 3034434 A2 910214 <No. of Patents: 001>

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF (English)

Patent Assignee: HITACHI LTD

Author (Inventor): AOYAMA TAKASHI; KAWACHI GENSHIROU; MIYATA

KENJI; MOCHIZUKI YASUHIRO

IPC: *H01L-021/336; G02F-001/136; H01L-021/265; H01L-029/784

CA Abstract No: 115(08)083557D Derwent WPI Acc No: C 91-090251 JAPIO Reference No: 150161E000129 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3034434 A2 910214 JP 89166673 A 890630 (BASIC)

Priority Data (No,Kind,Date): JP 89166673 A 890630 DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03371534

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

03-034434 [JP 3034434 A]

PUBLISHED:

February 14, 1991 (19910214)

INVENTOR(s): AOYAMA TAKASHI

KAWACHI GENSHIROU

MIYATA KENJI

MOCHIZUKI YASUHIRO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-166673 [JP 89166673]

FILED:

June 30, 1989 (19890630)

INTL CLASS:

[5] H01L-021/336; G02F-001/136; H01L-021/265; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 1060, Vol. 15, No. 161, Pg. 129,

April 23, 1991 (19910423)

ABSTRACT

PURPOSE: To activate impurity without generating the exfoliation of a poly-Si film, form a TFT of small leak current, and extremely reduce the defect of a display, by activating first introduced low concentration impurity by heat treatment at about 600 deg.C, and activating second introduced high concentration impurity by using laser.

CONSTITUTION: A base SiO(sub 2) film 2 is deposited on a glass substrate 1 whose strain temperature is about 640 deg.C; P-type poly-Si films 3-5 are deposited; by heat treatment at 600 deg.C for 5 hours, the poly-Si films 3-5 are recrystallized, and impurity in the films are activated; a gate insulating film 6 is deposited; an I-layer poly-Si film for a gate electrode 7 is deposited; after the gate electrode is patterned, P is introduced; an SiO(sub 2) film 8 is deposited; by using XeCl laser, N-type impurity (P) is activated; after photoetching process, a transparent electrode (ITO) is sputtered; after photoetching process, liquid crystal is encapsulated between a polarizing plate and another glass substrate provided with a color filter, thereby completing a display.

网日本国特許庁(JP)

① 特許出願公開

平3-34434 母公開特許公報(A)

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)2月14日

H 01 L 21/336

9056-5F 7522-5F H 01 L

29/78 21/265 3 1 1 B 💥

(全5頁) 審査請求 未請求 請求項の数 16

薄膜半導体装置及びその製造方法 69発明の名称

> 创特 頤 平1-166673

頭 平1(1989)6月30日 忽出

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 青 ш @発 明 者 死所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 玄 士 朗 者 河内 @発 睭

究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 健·治 宫 Ħ 伊発 明 者

究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 弘 月 廔 옆 6000 明 者

杂所内

東京都千代田区神田駿河台4丁目6番地 る出 皕 株式会社日立製作所

外2名 弁理士 小川 勝男 四代 理 人

最終頁に続く

嘢

1. 発明の名称

浮膜半導体装置及びその製造方法

- 2. 特許請求の範囲
 - 1.絶縁性基板と該基板上に形成された半導体層 とを有する薄膜半導体装置の製造方法において、 上記半導体層に第1の不純物を導入して熟処理 した後、上記半導体層の所定領域に上記第1の 不統物より高濃度の第2の不純物を導入して. エネルギビームを風射することを特徴とする薄 雌半減体装置の製造方法。
 - 2. 絶縁性拡板と鉄拡板上に形成された半導体層 とを有する稼襲半導体装置において、上記半導 休層は、多結晶層であり、上記多結晶層中の第 1の不義物領域の粒径が上記多結品層中の上記 第1の不統物領域よりも高濃度の第2の不統物 低域の粒径より小さいことを特徴とした薄膜半 莎体装置.
 - 3. 絶縁性基板と該基板上に形成された手導体型 とを有する薄膜半導体装置において、上紀半彦

仏周中の第1の不純物領域のキヤリアトランプ 密度が上記半導体層中で、上記第1の不純物層 よりも高濃度の第2の不能物気域のキヤリアト ラップ密度より高い辞膜半導体装置。

- 4. 結求項1において、上記半導体層が多結品シ リコンであることを特徴とする薄膜半導体装置 の製造方法。
- 5. 請求項2において、上記半導体層が多輪品シ リコンであることを特徴とする篠驤半導体装置。
- 6、結求項3において、上記半導体層が多結晶シ リコンであることを特徴とする薄膜半導体装置。
- 7. 額求項1において、上記エネルギビーム風射 工程以外のプロセスの及高温度が600℃以下 であることを特徴とする薄膜半導体装置の製造
- 8、讃求項1において、上記絶殺基板としてガラ スを用いることを特徴とする律袋半導体装置の
- 9。 請求項4において、上記半導体層の膜厚が 1500人以下であることを特徴とする篠殿半

進体整理の製造方法。

- 10. 請求項9において、上記確愿半導体装置はゲート・総縁膜を備えたMOS構設であることを特徴とする群膜半導体装置の製造方法。
- 11. 請求項5において、上記部数半途体数置はゲート・結験膜を備えたMOS構造を有することを 特徴とする部数半途体数置。
- 12. 請求項6において、上記薄膜半導体装置はゲート絶縁膜を備えたMOS構造を有することを 特徴とする薄膜半導体装置。
- 13. 請求項2において、上記絶縁基板と上記半導体層との間にSiOz 膜を有することを特徴とする薄膜半導体装置。
- 14. 請求項11において、上記MOS構造は、コープレーナ型のMOS構造であることを特徴とする薄膜半導体装置。
- 15. 請求項1において、上記エネルギビームがレーザであることを特徴とする薄膜半導体装置の製造方法。
- 16. 絶縁性基板と鉄基板上に形成された半導体層

Poly-Si) が用いられることが多い。絶縁拡板 であるガラス基板の重温度は、通常、約600℃ であるために、TFTの製造プロセス温度も約 600℃以下であることが要求される。TFT棒 造としてはチヤネル部分に不能物をドープする様 造とドープしない構造の2つがあるが、リーク電 流を低減するためには前者が有効である (IEEE Trans. Electron Dav. ED - 3 2, 2 5 8 (1985)). 不維物の話性化プロセスは、一般に、600℃以 下の温度では十分でないことが多いため、レーザ 話性化技術が用いられている(特問昭60-202931)。 すなわち、不純物をPoly-Si中に導入した後、 エキシマレーザなどを照射して、ガラス基板を高 温に加急することなく、Poly-Si 膜のみを加熱 して不純物を話性化するものである。具体的には、 Poly-Si膜を堆積させるときにポロン (B) を ドープしてp型のPoly-Siを形成し、その後レ 一ザ風射して膜の結晶化と不純物の活性化を行う。 次に、ゲート電極をパターニングした後、自己盤 合方式でイオン打込み法によりα型不純物を進入

とを有する神膜半導体装置の製造方法において、 上記半導体層に第1の不輔物を導入して第1の 熱処理した後、上記半導体層の所定領域に上記 第1の不純物より高濃度の第2の不輔物を導入 して上記第1の熱処理よりも為温短時間である 第2の熱処理を行うことを特徴とする薄膜半導 体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本是明は辞典半導体装置及びその製造方法に係り、特に、被晶表示装置に用いられる辞膜トランジスタ及びその製造方法に関する。

〔従来の技術〕

アクテイブマトリクス方式の液品デイスプレイは、近年、周辺回路を内蔵しながら大画面化と高画質化の方向に急速に進んでいる。各画楽に形成される神談トランジスタ(Thin Film Transistors: 略してTFT) は、大きなキャリア移動度と小さなリーク電流が要求され、このためにTPT材料としては多結品シリコン(Polysilicon: 略して

してソース,ドレインを形成する。次に、もう一度レーザを思射して、ゲート,ソース。ドレイン 領域の不統物を活性化するものである。

(発明が解決しようとする課題)

上記従来技術は、自己整合方式を基本としているため、チャネル部とゲート、ソース・ドレイン 領域の不執物活性化を行うのにレーザを二度 取割しなければならない。特に、ソースとドレイン 射 はは二回のレーザ照射と 1 回のイオン打込みを受けるため、Poly - Si 膜と基板間ではく 難という 同題が生じる。このため、TFTがディスプレイと金面に形成されず、関係に欠陥が生じるという 同題があった。

本労明の目的は、Poly-Si膜のはがれを起こさずに不純物を活性化し、リーク意流の小さい TPTを形成して最終的にディスプレイの欠陥を 大概に低減する方法を提供することである。

[裸盤を解決するための手段]

上記目的は以下の手段によつて達成される。 すなわち、最初進入した低濃度の不純物を約600

での無処理で活性化し、次に導入した高濃度の不純物をレーザ(上記無処理も高温短時間)で活性化するというものである。この結果、TFT構造としては、接合を形成している高濃度側不維物領域(ナース、ドレイン)の多結晶が低濃度側不維物領域(チャネル領域)の多結晶と比較して、粒径の点で大きく、キャリアのトランプ密度の点で低くしたものである。

上記本発明の特徴点およびその他の特徴点については、以下の記載より明らかとされる。 【作用】

上記手段は以下のように作用する。すなわち、最初導入する不純物はp型であり、ドーピング濃度は約10^{17 cm⁻⁸である。Poly-Si中に不純物を導入する場合、Poly-Siの結晶粒界に存在するトランプのために、一般に、キヤリア濃度は下では、チャング濃度よりも小さくなる。しかし、チャルの域では活性化後のキヤリア濃度は約10^{18 cm⁻⁸で十分である。このレベルのキャリア濃度は約で十分である。この必然活性化で速成できる。次に、}}

性化率が変化してくる。このため本方法は膜厚 1500人以下で特に有効である。

次に、TFT排造とTFT特性との関係につい て述べる。多結晶シリコンTFTのリーク電流は チャネル。ドレイン接合領域から発生している。 すなわち、大きな電界強度が印加される多結晶シ リコンにおいては、 パンドギヤツブ中のトラツブ 準位を通して電子ー正孔対が生成し、電界により、 それぞれのキャリアが逆方向に流れてリーク電流 となる。接合付近では、高濃度側(ドレイン)領 城の空乏回幅が低濃度側(チヤネル)領域の空乏 層質より小さいため、電界がより集中する。 従つ て、高濃皮偶(ドレイン)領域の多結晶シリコン の粒径を大きく、トラツブ密度を低くすることに よつて、リーク電流を低減できる。多結晶シリコ ンの粒径の増大とトラツブ密皮の低減はレーザに よる不純物の活性化の際に実現できる。一方、チ ヤネル領域で、特に空乏層の外側の中性領域に着 目すると、この領域はキヤリアが流れる際に抵抗 成分として働くため、多結晶の粒径が小さく、ト

ゲート電極をパターニング後、イオン打込み法に よりゲート。ソース。ドレイン領域にα型不統物 を約10⁴⁰cm^{−4}導入する。この領域は活性化後の キャリア濃度として約101gm-3の高い値が要求 される。従つて、レーザ風射で不純物を活性化す ることが必要である。ゲート,ソース,ドレイン 俄城はレーザ風射とイオン風射をそれぞれ1回受 けるにすぎないため、Poly-Si膜と基板とのは がれの問題は生じない。比較として、膜堆積後、 直ちにレーザ照射してp型不純物の活性化と膜の 再結晶化を行い、次に、イオン打込みによるn型 不統物を約800℃で熱話性化する方法について 述べる。この方法でもPoly-Si膜のはがれは生 じないが、 α型不純物の活性化が不十分であり、 TFT特性も不十分である。また、2回の不純物 活性化を共に無で行う方法も考えられるが、高濃 度のn型不純物の活性化、ひいてはTFT特性が 共に不十分であることは明白である。なお、Poly - Siの離域が1500人以上になると、膜厚方 向に、レーザ照射の効果が減衰して、不純物の活

ラップ密度が高いと抵抗値が上り、リーク電流の 低減に客与する。上で述べた600℃における不 純物の熱活性化を行うと、レーザで不純物を活性 化する場合に比べ、多結品シリコンの包径は小さ く、トランプ密度は大となる。

〔実施例〕

(実施例1)

常圧CVD法により1000人堆積させ、続いて 滅圧CVD法によりゲート電極7用のi 暦Polyー Si鸌も1000人堆積させる。ホト・エツチエ 程によりゲート電価をパターニングした後、イオ ン打込み法によりP(リン)を30kgVで5x 10¹⁸cm⁻²導入する。次に、常圧CVD法により SiOェ 膜8を4000人堆積させる。続いて、 **波長308ヵmのXaCまレーザを用いて250** m J / cilのエネルギ密度でn型不純物 (P) の活 **性化を行う。ソース,ドレイン領域になる多結晶** シリコンの平均粒径とキヤリアのトラツプ密度は、 それぞれ、600A,2×10¹⁸cm⁻⁸である。次 に、コンタクト用ホト・エツチ工程後、アルミニ ウム9を6000人スパツタさせる。ホト・エツ チ工程後、透明電流(ITO)をスパッタさせる。 ホト・エツチ工程後、偏光板とカラーフイルタを 偉えた値のもう一枚のガラス基板との間に液晶を 封入してデイスプレイが完成する。なお、低濃度 不頼物 (B) の急話性化は高濃度不純物 (P) の レーザ話性化後に行つてもよい。

次に、第3図(c)に示すように、ホトエッチング工程により、ゲート電框7及びゲート絶縁膜6をパターニングした後、イオン打込み法によりP(リン)を30keVのエネルギでドーズ量5×10¹⁸cm⁻¹導入する。

ついで、第3回(d)に示すように、被提308 nmのXeC&シーザを用いて250mJ/dの エネルギ宙皮でn型不輔物(P)の活性化を行う。 実施例1では、SiOs 膜を形成したのちレーザ 風射したが、本実施例のようにSiOs 膜はなく てもよい。

この後は、実施例1と同様の工程によつて、 最 終的に第2回に示すような構造が得られる。

(発明の効果)

本発明によれば、Poly - Si 膜のはがれを起こさずに不純物を活性化でき、リーク電流の小さい TFTを形成して最終的にディスプレイの欠陥を 大幅に低減できる。

4.図面の簡単な説明

第1団は本発明の一実施例の手順を示す図、箔

(実施例2)

次に、本発明の他の実施例を第3図を用いて説明する。

第3回(a)に示すように、結縁性基板となる 面温度約640でのガラス基板1上に、下地 SiOz 膜2を常圧CVD法にて膜原4000人 となるように堆積する。ついで、減圧CVD法に よりPoly-Si膜33を1500人の原さに堆積 させる。こののち、低濃度不純物であるB(ボロン)イオンを打ち込むことにより、Poly-Si膜 33をP型の導電型としている。そして、600 で、5時間の熱処理により、低温度不純物(B) を然話性化する。

次に、第3図(b)に示すように、Poly-Si 膜33をホトエツチングにより、島切りし、島状 Poly-Si膜34とする。次に常圧CVDによつ て、ゲート結縁膜6となるSiO2 膜36を1000 人の厚さに堆積させる。終いて、滅圧CVD法に より、ゲート電極7用のi型Poly-Si膜37を 1000人の厚さに堆積させる。

2 図は本発明の一実施例のTTF斯面構造図である。第3 図は本発明の他の実施例を示す工程図である。


1 …ガラス基板、2 …下地 S i O z 膜、3 …チャネル (P 型不純物) 領域、4 …ソース (n 型不純物) 領域、5 …ドレイン (n 型不純物) 領域、6 …ゲート総縁膜、7 …ゲート電極、8 …パシペーション膜、9 …アルミニウム電極。


代理人 并理士 小川縣男



特閒平3-34434(5)







(2) (b) (c) (d)

第1頁の続き

SInt. Cl. 5

G 02 F H 01 L

識別記号

庁内整理番号

500

9018-2H